(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-329795 (P2002-329795A)

(43)公開日 平成14年11月15日(2002.11.15)

(51) Int.Cl.		識別記号	FΙ		5	i-73-}*(参考)
H01L	21/8242		H01L	29/78	653A	5 F O 8 3
	27/108			27/10	3 2 1	
	29/78	653				

審査請求 未請求 請求項の数10 OL (全 13 頁)


		(A)	Notified Wilde No. West of T. 12 M.
(21)出願番号	特顧2001-129908(P2001-129908)	(71)出願人	000003078 株式会社東芝
(22)出顧日	平成13年4月26日(2001.4.26)		東京都港区芝浦一丁目1番1号
		(72)発明者	渡邉 伸一 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内
		(72)発明者	
		(13),	神奈川県横浜市磯子区新杉田町8番地 株式会社東芝横浜事業所内
		(74)代理人	100092820 弁理士 伊丹 勝
			最終頁に続く

(54) 【発明の名称】 半導体メモリ装置及びその製造方法

(57)【要約】

【課題】 単純なトランジスタ構造のメモリセルを用いた半導体メモリ装置を提供する。

【解決手段】 p型シリコン基板20の素子分離絶縁膜21により区画された素子形成領域に所定距離離れてトレンチ23a,23bが形成され、トレンチ23a,23bにより挟まれた領域22を素子領域として、その側面にゲート絶縁膜24が形成され、トレンチ23a,23bにはゲート電極25a,25bが埋め込まれる。素子領域22の表面にドレイン拡散層27が、底部にソース拡散層28が形成されて、縦型MISFETが構成される。ゲート電極25a,25bはそれぞれワード線WL,バックワード線BWLとなるメタル配線26a,26bに接続される。ビット線(BL)31は、ドレイン拡散層27に接続される。MISFETのフローティングの素子領域22の電位によりデータのダイナミック記憶を行う。



【特許請求の範囲】

【請求項1】 1ピットのメモリセルが、フローティン グのチャネルボディを第1の電位に設定した第1データ 状態と第2の電位に設定した第2データ状態とをダイナ ミックに記憶する一つのMISFETにより構成され、 前記MISFETは、半導体基板と、この半導体基板に 区画された前記チャネルボディとなる第1導電型の素子 領域と、この素子領域を挟んで形成された二つのトレン チに埋め込まれて前記索子領域の側面に対向する第1及 び第2のゲート電極と、前記紫子領域の表面に形成され 10 た第2導電型のドレイン拡散層及び所定深さ位置に埋め 込まれた第2導電型のソース拡散層とを備えた縦型MI SFETであることを特徴とする半導体メモリ装置。

【請求項2】 前記第1データ状態は、前記MISFE Tを5極管動作させてドレイン接合近傍でインパクトイ オン化を起とすととにより書き込まれ、

前記第2 データ状態は、前記第1のゲート電極からの容 量結合により所定電位が与えられたチャネルボディとド レイン拡散層の間に順方向バイアスを与えることにより 書き込まれることを特徴とする請求項1記載の半導体メ 20 モリ装置。

【請求項3】 前記MISFETは、ソース拡散層を共 有して累子分離絶縁膜により区画されて複数個マトリク ス配列され、第1の方向に並ぶ複数のMISFETのド レイン拡散層がピット線に接続され、第1の方向と交差 する第2の方向に並ぶ複数のMISFETの第1のゲー ト電極がワード線に、第2のゲート電極がバックワード 線にそれぞれ接続されてメモリセルアレイが構成されて いることを特徴とする請求項1記載の半導体メモリ装

【請求項4】 前記素子分離絶縁膜により区画された矩 形の各索子形成領域に、そのビット線方向の両端部に形 成されたトレンチに第1及び第2のゲート電極が埋め込 まれた一つのMISFETが形成されていることを特徴 とする請求項3記載の半導体メモリ装置。

【請求項5】 前記バックワード線は、対をなすワード 線と同期して駆動されて、チャネルボディの電位制御を 行うことを特徴とする請求項4記載の半導体メモリ装 置。

形の各素子形成領域に、そのビット線方向の両端部及び 中央部にトレンチが形成され、中央部のトレンチに埋め 込まれた第2のゲート電極を共有し、両端部のトレンチ にそれぞれ第1のゲート電極が埋め込まれた二つのMI SFETが形成されていることを特徴とする請求項3記 載の半導体メモリ装置。

【請求項7】 前記第2のゲート電極及びこれに接続さ れるバックワード線は、前記ピット線方向に隣接する二 つのMISFETで共有されて、その第2のゲート電極 が対向する側面を多数キャリア蓄積状態に保つ固定電位 50 いといった技術的困難や、隣接メモリセル間の電気的干

が与えられることを特徴とする請求項6記載の半導体メ モリ装置。

【請求項8】 半導体基板に索子分離絶縁膜により区画 された矩形の紫子形成領域を形成する工程と、

前記半導体基板に不純物をイオン注入して、前記案子形 成領域の底部を横切るソース拡散層を形成する工程と、 前記索子形成領域に、所定距離をおいて少なくとも二つ のトレンチを形成する工程と、

前記二つのトレンチに挟まれた索子領域の側面にゲート 絶縁膜を形成して、前記各トレンチに第1及び第2のゲ ート電極を埋め込む工程と、

前記素子領域の表面にドレイン拡散層を形成する工程と を有することを特徴とする半導体メモリ装置の製造方

【請求項9】 前記案子形成領域にその長手方向の両端 部に位置する二つのトレンチが形成され、これらのトレ ンチに埋め込まれた第1及び第2のゲート電極を有する 一つのMISFETが形成されることを特徴とする請求 項8記載の半導体メモリ装置の製造方法。

【請求項10】 前記索子形成領域に、その長手方向の 両端部と中央部に位置する三つのトレンチが形成され、 中央部のトレンチに埋め込まれた第2のゲート電極を共 有し、両端部のトレンチに埋め込まれた第1のゲート電 極を有する二つのMISFETが形成されることを特徴 とする請求項8記載の半導体メモリ装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、MISFETの チャネルボディを記憶ノードとしてダイナミックにデー 30 夕記憶を行う半導体メモリ装置に関する。

100021

【従来の技術】従来のDRAMは、MOSトランジスタ とキャパシタによりメモリセルが構成されている。DR AMの微細化は、トレンチキャパシタ構造やスタックト キャパシタ構造の採用により大きく進んでいる。現在、 単位メモリセルの大きさ (セルサイズ) は、最小加工寸 法をFとして、2F×4F=8F1の面積まで縮小され ている。つまり、最小加工寸法Fが世代と共に小さくな り、セルサイズを一般にαF¹としたとき、係数αも世 【請求項6】 前記素子分離絶縁膜により区画された矩 40 代と共に小さくなり、 $F=0.18\mu$ mの現在、 $\alpha=8$ が実現されている。

> 【0003】今後も従来と変わらないセルサイズ或いは チップサイズのトレンドを確保するためには、F<0. $18 \mu \text{m}$ では、 α <8、更にF<0. $13 \mu \text{m}$ では、 α <6を満たすととが要求され、微細加工と共に如何にセ ルサイズを小さい面積に形成するかが大きな課題にな る。そのため、1トランジスタ/1キャバシタのメモリ セルを6 F'や4 F'の大きさにする提案も種々なされて いる。しかし、トランジスタを縦型にしなければならな

渉が大きくなるといった問題、更に加工や膜生成等の製 造技術上の困難があり、実用化は容易ではない。

【0004】とれに対して、キャパシタを用いず、1ト ランジスタをメモリセルとするDRAMの提案も、以下 に挙げるようにいくつかなされている。

DJOHN E.LEISS et al, "dRAM Design Using the Taper-Isolated Dynamic Cell"(IEEE JOURNAL OF SOLID-STATE CIRCUITS, VOL.SC-17, NO.2, APRIL 1982, pp337-344)

②特開平3-17176.8号公報

rolled Memory Effect in SOI MOS Transistors at Low Temperatures" (IEEE TRANSACTIONS ON ELECTRONDEVICE S, VOL. 37, MAY, 1990, pp1373-1382)

@Hsinq-jen Wann et al, "A Capacitorless DRAM Cell on SOI Substrate"(IEDM93,pp635-638)

[0005]

【発明が解決しようとする課題】**①**のメモリセルは、埋 め込みチャネル構造のMOSトランジスタを用いて構成 される。素子分離絶縁膜のテーパ部に形成される寄生ト 値記憶を行う。2のメモリセルは、個々にウェル分離さ れたMOSトランジスタを用い、MOSトランジスタの ウェル電位により決まるしきい値を二値データとする。 3のメモリセルは、SOI 基板上のMOSトランジスタ により構成される。SOI基板の側から大きな負電圧を 印加してシリコン層の酸化膜と界面部でのホール蓄積を 利用し、とのホールの放出、注入により二値記憶を行 う。 @のメモリセルは、SOI基板上のMOSトランジ スタにより構成される。MOSトランジスタは構造上一 つであるが、ドレイン拡散層の表面に重ねて逆導電型層 30 が形成され、実質的に書き込み用PMOSトランジスタ と読み出し用NMOSトランジスタを一体に組み合わせ た構造としている。NMOSトランジスタの基板領域を フローティングのノードとして、その電位により二値デ ータを記憶する。

【0006】しかし、①は構造が複雑であり、寄生トラ ンジスタを利用していることから、特性の制御性にも難 点がある。②は、構造は単純であるが、トランジスタの ドレイン、ソース共に信号線に接続して電位制御する必 要がある。また、ウェル分離であるため、セルサイズが 40 ビット単位でのデータ書き換えも可能である。また、M 大きく、しかもピット毎の書き換えができない。3で は、SOI基板側からの電位制御を必要としており、従 ってビット毎の書き換えができず、制御性に難点があ る。 ②は特殊トランジスタ構造を必要とし、またメモリ セルには、ワード線、ライトピット線、リードピット 線、パージ線を必要とするため、信号線数が多くなる。 【0007】との発明は、単純なトランジスタ構造のメ モリセルにより、ダイナミック記憶を可能とした半導体 メモリ装置とその製造方法を提供することを目的として いる。

[0008]

【課題を解決するための手段】この発明に係る半導体メ モリ装置は、1ピットのメモリセルが、フローティング のチャネルボディを第1の電位に設定した第1データ状 態と第2の電位に設定した第2データ状態とをダイナミ ックに記憶する一つのMISFETにより構成され、前 記MISFETは、半導体基板と、との半導体基板に区 画された前記チャネルボディとなる第1導電型の案子領 域と、との素子領域を挟んで形成された二つのトレンチ **②**Marnix R.Tack et al, "The Multistable Charge-Cont 10 に埋め込まれて前記素子領域の側面に対向する第1及び 第2のゲート電極と、前記索子領域の表面に形成された 第2導電型のドレイン拡散層及び所定深さ位置に埋め込 まれた第2導電型のソース拡散層とを備えた縦型MIS FETであることを特徴とする。

4

【0009】との発明において具体的には、第1データ 状態は、MISトランジスタを5極管動作させることに よりドレイン接合近傍でインパクトイオン化を起こすこ とにより書き込まれ、第2データ状態は、第1のゲート からの容量結合により所定電位が与えられた半導体層と ランジスタを利用して、表面反転層の充放電を行い、二 20 ドレインとの間に順方向パイアスを与えることにより書 き込まれる。或いはまた、第1データ状態の書き込み法 として、ゲートにより誘起されるドレインリーク(GI DL:Gate-Induced Drain Lea kage)電流を利用することもできる。

> 【0010】またこの発明において具体的に、MISF ETは、ソース拡散層を共有して索子分離絶縁膜により 区画されて複数個マトリクス配列され、第1の方向に並 ぶ複数のMISFETのドレイン拡散層がビット線に接 続され、第1の方向と交差する第2の方向に並ぶ複数の MISFETの第1のゲート電極がワード線に、第2の ゲート電極がバックワード線にそれぞれ接続されてメモ リセルアレイが構成される。

> 【0011】この発明によると、一つのメモリセルは、 フローティングのチャネルボディを持つ単純な一つの縦 型MISFETにより形成され、セルサイズを小さいも のとすることができる。MISFETのソースは固定電 位に接続され、ドレインに接続されたビット線とゲート に接続されたワード線の制御のみによって、読み出し、 **書き換え及びリフレッシュの制御が行われる。即ち任意** ISFETのボディに対向する第2のゲート電極には例 えば、ソースに与える基準電位より低い電位(固定電位 又は、第1のゲート電極に同期して変化する電位)を与 えてボディと容量結合させることによって、第1のゲー ト電極によるボディに対する容量結合比を最適化して、 "0", "1"データのしきい値電圧差を大きくするこ とができる。

【0012】メモリセルアレイは具体的に、索子分離絶 **緑膜により区画された矩形の各衆子形成領域に一つのM** 50 ISFETを形成する方式と、第2のゲート電極を共有 させて二つのMISFETを形成する方式とがある。前 者の場合、矩形の衆子形成領域に、そのビット線方向の 両端部に形成されたトレンチに第1及び第2のゲート電 極が埋め込まれて、一つのMISFETが形成される。 この場合、バックワード線は、対をなすワード線と同期 して駆動されて、チャネルボディの電位制御を行うよう にすることができる。

【0013】後者の場合、矩形の素子形成領域に、その ビット線方向の両端部及び中央部にトレンチが形成さ れ、中央部のトレンチに埋め込まれた第2のゲート電極 10 を共有し、両端部のトレンチにそれぞれ第1のゲート電 極が埋め込まれた二つのMISFETが形成される。と の場合、第2のゲート電極及びこれに接続されるバック ワード線は、ビット線方向に隣接する二つのMISFE Tで共有されて、その第2のゲート電極が対向する側面 を多数キャリア蓄積状態に保つ固定電位が与えられると

【0014】との発明に係る半導体メモリ装置の製造方 法は、半導体基板に素子分離絶縁膜により区画された矩 形の索子形成領域を形成する工程と、前記半導体基板に 20 は、データ"0"状態のしきい値電圧Vth0より低 不純物をイオン注入して、素子形成領域の底部を横切る ソース拡散層を形成する工程と、前記索子形成領域に、 所定距離をおいて少なくとも二つのトレンチを形成する 工程と、前記二つのトレンチに挟まれた素子領域側面に ゲート絶縁膜を形成して、前記各トレンチに第1及び第 2のゲート電極を埋め込む工程と、前記素子領域の表面 にドレイン拡散層を形成する工程とを有することを特徴 とする。

[0015]

立って、この発明の原理説明を行う。図1はこの発明に よるDRAMセルの原理構造をSOI基板を用いた例で 示している。メモリセルMCは、SOI構造のNチャネ ルMISFETにより構成されている。即ち、シリコン 基板10上に絶縁膜としてシリコン酸化膜11が形成さ れ、このシリコン酸化膜11上にp型シリコン層12が 形成されたSOI基板が用いられている。との基板のシ リコン層12上に、ゲート酸化膜16を介してゲート電 極13が形成され、ゲート電極13に自己整合されてn 型ソース、ドレイン拡散層14,15が形成されてい

【0016】ソース、ドレイン拡散層14,15は、底 部のシリコン酸化膜11に達する深さに形成されてい る。従って、p型シリコン層12からなるチャネルボデ ィは、チャネル幅方向(図の紙面に直交する方向)の分 離を酸化膜で行うとすれば、底面及びチャネル幅方向の 側面が他から絶縁分離され、チャネル長方向はpn接合 分離されたフローティング状態になる。このメモリセル MCをマトリクス配列する場合、ゲート13はワード線 WLに接続され、ソース15は固定電位線(接地電位

線)に接続され、ドレイン14はピット線BLに接続さ h.A.

6

【0017】 このnチャネル型MISFETからなるD RAMセルの動作原理は、フローティングのチャネルボ ディ(他から絶縁分離されたp型シリコン層12)の電 位制御を利用する。即ち、MISFETを5極管領域で 動作させるととにより、ドレイン拡散層14から大きな 電流を流し、ドレイン接合近傍でインパクトイオン化を 起こすと、チャネルボディが多数キャリアであるホール を保持した第1の電位状態に設定することができ、この 状態を例えばデータ"1"とする。ドレイン拡散層14 とp型シリコン層 1 2 の間のpn接合を順方向バイアス して、p型シリコン層12をより低電位にした状態をデ ータ"0"とする。ソース拡散層15は、固定電位例え ば接地電位に保持される。

【0018】データ"0"、"1"は、チャネルボディ の電位の差として、従ってMISFETのしきい値電圧 の差として記憶される。即ち、ホール蓄積によりボディ の電位が高いデータ"1"状態のしきい値電圧Vth1 い。ボディに多数キャリアであるホールを蓄積した。

"1"データ状態を保持するためには、ワード線には負 のパイアス電圧を印加することが必要になる。このデー タ保持状態は、逆データの書き込み動作(消去)を行わ ない限り、読み出し動作を行っても変わらない。即ち、 キャパシタの電荷蓄積を利用する1トランジスタ/1キ ャパシタのDRAMと異なり、非破壊読み出しが可能で ある。

【0019】データ読み出しの方式には、いくつか考え 【発明の実施の形態】この発明の実施の形態の説明に先 30 られる。ワード線電位VWLとチャネルボディ電位VB の関係は、データ"0", "1"との関係で図2のよう になる。従って例えば、データ読み出しの第1の方法 は、ワード線WLにデータ"0"、"1"のしきい値電 圧VthO, Vthlの中間になる読み出し電位を与え て、"0"データのメモリセルでは電流が流れず、

> "1"データのメモリセルでは電流が流れることを利用 する。具体的には例えば、ビット線BLを所定の電位V BLにプリチャージして、その後ワード線WLを駆動す る。これにより、"0"データの場合、ビット線プリチ 40 ャージ電位VBLの変化がなく、"1"データの場合は プリチャージ電位VBLが低下する。

【0020】第2の読み出し方式は、ワード線WLを立 ち上げてから、ビット線BLに電流を供給して、

"0"、"1"の導通度に応じてピット線電位の上昇速 度が異なることを利用する。簡単には、ビット線BLを OVにプリチャージし、ワード線WLを立ち上げて、ビ ット線電流を供給する。このとき、ビット線の電位上昇 の差をダミーセルを利用して検出することにより、デー タ判別が可能となる。

50 【0021】 この発明において、選択的に"0"データ

を書き込むためには、即ちメモリセルアレイのなかで選 択されたワード線WLとピット線BLの電位により選択 されたメモリセルのボディのみからホールを放出させる には、ワード線₩しとボディの間の容量結合が本質的に なる。データ"1"でボディにホールが蓄積された状態 は、ワード線を十分負方向にバイアスして、メモリセル のゲート・基板間容量が、ゲート酸化膜容量となる状態 (即ち表面に空乏層が形成されていない状態)で保持す るととが必要である。

【0022】図1は、SOI構造を利用することで、フ 10 ローティングのチャネルボディを持つMISFETを構 成したが、との発明においては、SOI基板を用いるこ となく、フローティングのチャネルボディを持つMIS FETを構成する。その基本単位メモリセルMCの構成 が図3及び図4A~図4Cである。図3は、平面図であ、 り、図4A, 図4B及び図4Cはそれぞれ、図3のA-A', B-B'及びC-C'断面図である。

【0023】即ちこの発明では、メモリセルMCは、縦 型MISFETにより構成される。p型シリコン基板2 Oに、例えばSTI (Shallow Trench Isolation)法に より素子分離絶縁膜21が埋め込まれて、矩形の素子形 成領域が区画される。との素子形成領域の一端部に素子 分離絶縁膜21より深いトレンチ23が形成され、チャ ネルボディとなる索子領域22のトレンチ23に露出す る側面にゲート絶縁膜24が形成され、トレンチ23に はゲート電極25が埋め込まれる。素子領域22の表面 にはn型のドレイン拡散層27が形成され、また所定深 さ位置に素子領域22を横切るように n型ソース拡散層 28が形成される。

縁膜21により他から分離されてフローティングとなる チャネルボディを持つ縦型MISFETがメモリセルM Cとなる。メモリセルMCをマトリクス配列してメモリ セルアレイを構成する場合、ソース拡散層28は、複数 のMISFETに共通の物として連続的に形成されるよ うにする。そして、第1の方向に並ぶMISFETのゲ ート電極25は、ワード線WLとなるメタル配線26に 共通接続される。第1の方向と交差する第2の方向に並 ぶMISFETのドレイン拡散層27は、層間絶縁膜3 0上に配設されるビット線(BL)31に接続される。 【0025】ととまで説明した基本DRAMセルでは、 その動作原理上、データ"0", "1"のしきい値電圧 差をどれだけ大きくできるかが重要なポイントとなる。 上記動作原理から明らかなように、ゲートからの容量結 合によりボディ電位を制御することでデータの書き込み 及び保持特性が決まるが、ボディ電位に対してしきい値 電圧はほぼ平方根で効いてくるため、"0", "1"デ ータの大きなしきい値電圧差を実現することは容易では ない。しかも、上述した書き込み助作では、"0" 書き 込みのメモリセルは3極管動作し、チャネルが形成され 50 F線BWLが形成される。

るとゲートととボディは容量結合しなくなり、ボディ電 位の上昇ができなくなる。

【0026】そこでこの発明においては、図3及び図4 A~図4Cで説明した基本DRAMセル構造に対して、 チャネル形成に利用される主ゲート電極(第1のゲート 電極)とは別に、MISFETのチャネルボディに容量 結合してボディ電位を制御するための補助ゲート電極 (第2のゲート電極)を設ける。第2のゲート電極は例 えば、第1のゲート電極と同期して駆動する。とれによ り、確実な書き込みを可能とし、且つ"0"。"1"デ ータのしきい値電圧差を大きくすることができる。或い はまた、第2のゲート電極を例えばソース電位より低い 固定電位として、第2のゲート電極側を多数キャリア蓄 積状態に保つことにより、同様に"0", "1"データ しきい値電圧差を大きくすることができる。

【0027】以下、との発明の実施の形態を説明する。 図5は、実施の形態によるDRAMセルである縦型MI SFETの平面図であり、図6A、図6B及び図6Cは それぞれ、図5のA-A', B-B'及びC-C'断面 20 図である。

【0028】p型シリコン基板20に、STI法により 素子分離絶縁膜21が埋め込まれて、図5に一点鎖線で 示したような矩形の素子形成領域が区画される。この素 子形成領域の長手方向の両端部にトレンチ23a,23 bが素子分離絶縁膜21の底部より深く形成され、これ らのトレンチ23a, 23bにより挟まれた領域22が チャネルボディとなる素子領域である。そしてトレンチ 23a, 23bに露出する紫子領域22の相対向する側 面にそれぞれゲート絶縁膜24が形成され、トレンチ2 【0024】この様に、ソース拡散層28と素子分離絶 30 3a,23bにはゲート電極25a,25bが埋め込ま

> 【0029】トレンチ形成とゲート電極25a, 25b の埋め込みの工程前に、イオン注入を行うことにより、 累子領域22の底部には、n型ソース拡散層28が形成 される。また累子領域22の表面には、ゲート電極25 a、25bの埋め込み後にイオン注入を行ってn型ドレ イン拡散層27が形成される。との様にして、二つのゲ 一ト電極25a, 25bが埋め込まれた縦型MISFE Tにより、メモリセルMCが構成される。

【0030】ゲート電極25a, 25bは、それぞれワ ード線WL及びパックワード線BWLとなるメタル配線 26a. 26bに接続される。とれらのワード線WL及 びバックワード線BWLの上部及び側面はシリコン窒化 膜29により覆われる。なお実際の製造工程では、後に 説明するように、ゲート電極25a, 25bとなる多結 晶シリコン膜をトレンチ23a,23bを埋め込んで平 坦になるように堆積形成し、更にメタル配線層及びシリ コン窒化膜を連続的に堆積した後、これらの積層膜をパ ターニングすることより、ワード線WL及びバックワー

【0031】との様に形成されたMISFETの上に層 間絶縁膜30が形成され、この上にビット線(BL)3 1が配設される。ピット線31は、MISFETのドレ イン拡散層27に接続される。

【0032】以上のMISFETをマトリクス配列した メモリセルアレイの構成は、図7及び図8A~図8Cの ようになる。図7は平面図であり、図8A、図8B及び 図8Cはそれぞれ図7のA-A', B-B'及びC-C'断面図である。その構造は、図5及び図6A~図6 Cで説明したものと同様であるので、詳細な説明は省 く。ビット線31は、層間絶縁膜30に開けたビット線 コンタクトに多結晶シリコンによるコンタクトプラグ4 1を埋め込み、このコンタクトプラグ41を接続するよ うにメタル配線により形成されている。

【0033】このメモリセルアレイでは、矩形の索子形 成領域のビット線方向の両端部にトレンチ23a,23 bが形成され、ことに二つのゲート電極25a, 25b が埋め込まれて一つのMISFETが構成される。この 場合、図7に示したように、ビット線BL、ワード線W 工寸法Fで形成したとすると、単位DRAMセルは、図 7に破線で示したように、8下2の面積となる。

【0034】とのメモリセルアレイ構成の場合、ビット 線方向に並ぶ複数のメモリセルについて、それぞれ対を なすワード線WLとバックワード線BWLが設けられ る。従って、ワード線WLの駆動と同期してバックワー ド線BWLを駆動して、各MISFETのチャネルボデ ィの電位を最適制御することができる。即ち、ワード線 WLを負電位にして"1"データを保持するときに、対 より、"1"データの保持状態を良好に保つことができ る。ワード線WLの電位を上昇させてデータ書き込みを 行う場合には、バックワード線BWLも上昇させること により、容量結合によってチャネルボディ電位を上昇さ せることができ、確実なデータ書き込みを可能とする。 "0"データ書き込みの場合には、ワード線WL側にチ ャネルが形成されても、バックワード線BWLによりチ ャネルボディ電位を高くすることができるから、確実な "0"データ書き込みができる。以上により、しきい値 電圧差の大きい"0","1"データ記憶が可能にな

【0035】また、非選択のワード線WLには負電位を 与えてデータ保持を行うが、このとき対をなすバックワ ード線BWLも負電位とすることによって、チャネルボ ディ電位を低く制御しているから、同じビット線に沿う 他のメモリセルで"0"データ書き込みを行う場合に、 "1"データを保持する非選択セルでのデータ破壊も確 実に防止される。

【0036】上記実施の形態では、素子分離絶縁膜で区 画された一つの素子形成領域に一つのMISFETを形 50 るように素子分離溝53を形成する。

成したが、案子分離絶縁膜で区画された一つの案子形成 領域にバックワード線BWLに接続されるゲート電極を 共有して二つのMISFETを形成することもできる。 この場合のメモリセルアレイの構成を、図9及び図10 に示す。図9は平面図であり、図10はそのA-A'断 面図である。図9のB-B'及びC-C'断面はそれぞ れ、図8B及び図8Cと同じである。

【0037】との実施の形態の場合、紫子分離絶縁膜2 1により区画された矩形の繁子形成領域の長手方向(ビ 10 ット線方向)の両端部にトレンチ23 aが形成され、中 央部にもトレンチ23bが形成される。これらの3つの トレンチ23a, 23bにより挟まれた領域が二つのM ISFETの索子領域22となる。中央部のトレンチ2 3 bには、二つのMISFETで共有されるゲート電極 25 bが埋め込まれ、両端部のトレンチ23 aには二つ のMISFETのそれぞれのゲート電極23aが埋め込 まれる。そして、ゲート電極25bは、二つのMISF ETの共通バックワード線BWLに接続され、ゲート電 極25aはそれぞれ独立のワード線WLに接続される。 Lとバックワード線BWLのライン/スペースを最小加 20 その他は、先の実施の形態と同じであり、先の実施の形 態と対応する部分に同じ符号を付して詳細な説明は省

【0038】この実施の形態の場合、2本のワード線₩ Lの間に共有のバックワード線BWLが配置されるか ら、バックワード線BWLを選択されたワード線WLと 同期して駆動すると、非選択ワード線に沿ったメモリセ ルのデータ破壊の原因になる。従ってこの実施の形態の 場合、バックワード線BWLは、例えば負の固定電位に 設定して動作させる。これにより、MISFETのチャ をなすバックワード線BWLにも負電位を与えることに 30 ネルボディのバックワード線BWL側を、反転層が形成 されることのない多数キャリア蓄積状態(アキュミュレ ーション状態) に保って、ワード線WLによるチャネル ボディの電位制御を行うことができる。

> 【0039】またこの実施の形態の場合、図9に示した ように、ビット線BL、ワード線WLとバックワード線 BWLのライン/スペースを最小加工寸法Fで形成した とすると、単位DRAMセルは、図9に破線で示したよ うに、6 F'の面積となる。

【0040】次にこの発明によるメモリセルアレイの製 40 造工程を、図9及び図10の実施の形態の場合を例にと って説明する。図11A、図11B~図17A、図17 Bはそれぞれ図9のA-A'断面(図10対応)及びB -B'断面(図8B対応)での製造工程を示している。 【0041】図11A及び図11Bに示すように、p型 シリコン基板20にバッファ酸化膜51及びシリコン窒 化膜52を堆積し、これをリソグラフィ工程とRIE工 程によりパターニングして索子形成領域を覆うマスクを 形成する。とのマスクを用いてシリコン基板20をRI Eによりエッチングして、矩形の衆子形成領域を区画す

【0042】次いで、図12A及び図12Bに示すよう 膜21を埋め込む。次に、高加速エネルギーのイオン注 入を行って、図13A及び図13Bに示すように、紫子 分離絶縁膜21の下を通ってセルアレイ領域全体に連続 するn型ソース拡散層28を形成する。また、ソース拡 散層28の上部のチャネルボディとなる領域に、必要に 応じてしきい値制御のためのイオン注入を行う。

11

【0043】次いで、図14A及び図14Bに示すよう ン基板20をRIEによりエッチングして、一つの紫子 形成領域の両端部と中央部にトレンチ23a. 23bを 形成する。トレンチ23a,23bの深さは、少なくと もソース拡散層28に達する深さとする。図の場合、ト レンチ23a, 23bは、素子分離絶縁膜21の底面よ りは深く、且つソース拡散層28内に止まる深さととし ている。これにより、一つの索子形成領域内に、二つの 矩形の索子領域22が形成されたことになる。索子領域 22のワード線WL方向の両面は、図14Bに示すよう がトレンチ23a, 23b に露出する。

【0044】次に、シリコン窒化膜54を除去し、図1 5 A及び図15 Bに示すように、トレンチ23a, 23 bに露出する累子領域22の側面にゲート絶縁膜24を 形成する。そして、ゲート電極となる多結晶シリコン膜 25をトレンチ23a、23bを埋め込んで平坦化する ように堆積し、更にWSi等のメタル配線層26を堆積 し、その上にシリコン窒化膜55を堆積する。そしてと れらのシリコン窒化膜29a、メタル配線層26及び多 結晶シリコン膜25をパターニングして、図16A及び 30 じ膜厚としたが、両者のゲート絶縁膜を別々に形成し 図16Bに示すように、各トレンチ23a, 23bに埋 め込まれた多結晶シリコンゲート電極25a, 25b, これをワード線WL及びバックワード線BWLとして共 通接続するメタル配線26a, 26bを形成する。メタ ル配線26a, 26b上のシリコン窒化膜29aは、図 10に示すワード線WL及びバックワード線BWLを覆 うシリコン窒化膜29の一部として残される。

【0045】次に、図17A及び図17Bに示すよう に、シリコン窒化膜29bを堆積し、これをRIEによ りエッチングして、ワード線WL及びバックワード線B 40 AMを構成することが可能である。また実施の形態で WLの側壁に残す。そして、イオン注入を行って、各素 子領域22の表面に n型ドレイン拡散層27を形成す る。との後、製造工程図は示さないが、図10に示すよ うに層間絶縁膜30を堆積し、ピット線コンタクト孔形 成、多結晶シリコンプラグ41の埋め込み、ビット線3 1の形成を行う。

【0046】上では、バックワード線BWLを隣接セル で共有する方式のセルアレイについて製造工程を説明し たが、図7及び図8A~図8Cで示したセル毎にバック ワード線BWLを設ける方式の場合も、同様の製造工程 50 置を提供することができる。

を適用することができる。

【0047】ことまでの実施の形態では、ゲート電極埋 め込みのトレンチ23a, 23bとこれにより挟まれる 索子領域22の幅を同じとした。とれでは、微細化がよ り進んだ場合に、衆子領域22の幅を十分に確保できな くなる可能性がある。また、ビット線コンタクトは、ワ ード線WL及びバックワード線BWLの周囲をシリコン 窒化膜29で覆うことにより、ワード線WL及びパック ワード線BWLにセルフアラインされて形成されるが、 に、シリコン窒化膜54によるマスクを形成し、シリコ 10 ワード線WL及びバックワード線BWLのリソグラフィ 工程で合わせずれがあると、ビット線コンタクト位置が ずれて、ビット線31とゲート電極25a, 25bの短 格事故の原因にもなる。

【0048】この問題に対しては、トレンチ23a、2 3 b の幅を素子領域22の幅より狭くすることが有効に なる。例えば、図8Aの断面に対して、トレンチ23 a. 23bのビット線BL方向の幅W1を狭くした場合 の断面を示すと、図18のようになる。これにより、素 子領域22の幅W2をトレンチ23a, 23bの幅W1 に素子分離絶縁膜21に接し、ビット線BL方向の側面 20 より十分大きく確保することができる。また、合わせず れに起因するビット線31とゲート電極25a, 25b の短絡事故を防止することができる。

> 【0049】同様の構造は、バックワード線BWLを隣 接するセルで共有する場合にも有効である。その構造 を、図10の断面に対応させて、図19に示した。素子 領域22の幅W2をトレンチ23a, 23bの幅W1よ り十分大きく確保している。

> 【0050】ことまでの実施の形態では、ワード線WL 側とバックワード線BWL側のゲート絶縁膜24は、同 て、それぞれを最適膜厚とすることができる。例えば図 20は、図10に対して、バックワード線BWL側のゲ ート絶縁膜24bを、ワード線WL側のゲート絶縁膜2 4 a より厚く形成した例を示している。 バックワード線 BWL側のゲート絶縁膜24bは、チャネルボディに対 する容量結合の大きさを最適化するように選択される。 【0051】との発明は、上記実施の形態に限られな い。例えば実施の形態では、nチャネルMISFETを 用いたが、pチャネルMISFETを用いて同様のDR は、ソース拡散層をイオン注入により形成したが、例え ばn型拡散層上にp型エピタキシャル成長層を形成した エピタキシャル基板を用いれば、ソース拡散層のイオン 注入工程は不要になる。

[0052]

[発明の効果] 以上述べたようにこの発明によれば、ゲ ート電極をトレンチに埋め込んでチャネルボディがフロ ーティングになるようにした縦型MISFETを単位セ ルとしてダイナミック記憶を可能とした半導体メモリ装

【図面の簡単な説明】

【図1】との発明のDRAMセルの原理構造をSOI基 板を用いて説明する断面図である。

13

【図2】同DRAMセルの動作原理を説明するための特 性図である。

【図3】SOI基板を用いないこの発明のDRAMセル の原理構造を説明する平面図である。

【図4A】図3のA-A'断面図である。

【図4B】図3のB-B' 断面図である。

【図4C】図3のC-C'断面図である。

【図5】この発明の実施の形態によるDRAMセルの構 成を示す平面図である。

【図6A】図5のA-A'断面図である。

【図6B】図5のB-B' 断面図である。

【図6C】図5のC-C'断面図である。

【図7】この発明の実施の形態によるDRAMセルアレ イの構成を示す平面図である。

【図8A】図7のA-A'断面図である。

【図8B】図7のB-B'断面図である。

【図8C】図7のC-C'断面図である。

【図9】との発明の他の実施の形態によるDRAMセル アレイの構成を示す平面図である。

【図10】図9のA-A'断面図である。

【図11A】図8のA-A、断面での累子分離溝形成工 程を示す図である。

【図11B】図8のB-B'断面での累子分離溝形成工 程を示す図である。

【図12A】図8のA-A、断面での案子分離絶縁膜埋 め込み工程を示す図である。

め込み工程を示す図である。

【図13A】図8のA-A、断面でのソース拡散層形成 工程を示す図である。

【図13B】図8のB-B'断面でのソース拡散層形成*

*工程を示す図である。

【図14A】図8のA-A、断面でのゲート埋め込み用 トレンチ形成工程を示す図である。

【図14B】図8のB-B 断面でのゲート埋め込み用 トレンチ形成工程を示す図である。

【図15A】図8のA-A、断面でのゲート埋め込み工 程を示す図である。

【図15B】図8のB-B. 断面でのゲート埋め込み工 程を示す図である。

10 【図 1 6 A 】図 8 の A - A' 断面でのワード線及びバッ クワード線のパターニング工程を示す図である。

【図16B】図8のB-B 断面でのワード線及びバッ クワード線のパターニング工程を示す図である。

【図17A】図8のA-A、断面でのワード線及びバッ クワード線の側壁絶縁膜形成とドレイン拡散層形成工程 を示す図である。

【図178】図8のB-B' 断面でのワード線及びバッ クワード線の側壁絶縁膜形成とドレイン拡散層形成工程 を示す図である。

20 【図18】他の実施の形態による図8A対応の断面図で ある。


【図19】他の実施の形態による図10対応の断面図で


【図20】他の実施の形態による図10対応の断面図で ある。


【符号の説明】


20…p型シリコン基板、21…素子分離絶縁膜、22 …素子領域 (チャネルボディ)、23,23a,23b …トレンチ、24, 24a, 24b…ゲート絶縁膜、2 【図12B】図8のB-B 断面での素子分離絶縁膜埋 30 5a, 25b…ゲート電極、26, 26a, 26b…メ タル配線(ワード線WL、バックワード線BWL)、2 7…n型ドレイン拡散層、28…n型ソース拡散層、2 9…シリコン窒化膜、30…層間絶縁膜、31…ビット 線(BL)、41…多結晶シリコンプラグ。

> [図1] 【図2】 【図3】












(図15B)




[図16A]




[図16B]




[図17A]




【図17B】



【図18】





フロントページの続き

(72)発明者 須之内 一正 神奈川県横浜市磯子区新杉田町8番地 株 式会社東芝横浜事業所内

(72)発明者 大澤 隆

神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マイクロエレクトロニクスセン ター内

Fターム(参考) 5F083 AD02 AD04 HA01 JA35 JA39 JA53 KA01 LA16 MA03 MA06 MA20 NA01 PR25 PR36

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:				
☐ BLACK BORDERS				
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES				
FADED TEXT OR DRAWING				
BLURRED OR ILLEGIBLE TEXT OR DRAWING				
☐ SKEWED/SLANTED IMAGES				
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS				
☐ GRAY SCALE DOCUMENTS				
☐ LINES OR MARKS ON ORIGINAL DOCUMENT				
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY				
□ other:				

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.